Story
ASML、大手半導体メーカーと協力 次世代装置で大型チップ生産へ
半導体製造装置で世界最大手のオランダASMLは、主要顧客である半導体メーカーと協力し、最新鋭の製造装置を大型チップの生産に対応させる計画を明らかにした。ロイター通信が報じたもので、Nvidiaなどが設計する高性能なデータセンター向けチップの次世代生産に道を開く動きとなる。
次世代「High-NA」技術の課題
ASMLが手掛けるリソグラフィ装置は、回路パターンが描かれた「マスク」と呼ばれる原版に光を照射し、シリコンウェハー上に回路を転写する、半導体製造の中核を担う。現行のEUV（極端紫外線）装置は最大で約800平方ミリメートルのチップを製造でき、NvidiaやGoogleなどがこの上限に近いサイズのチップを設計している。
一方で、さらに微細な回路形成を可能にする次世代の「High-NA」EUV装置は、現在使用されているマスクが小さいため、製造できるチップのサイズに制約があった。この制約が、データセンター向けなどの大型チップへの適用における課題となっていた。
主要メーカーの導入計画と市場への影響
今回のASMLの計画は、High-NA装置でより大きなマスクを使用できるようにすることで、この課題を解決するものだ。これにより、TSMCやサムスン電子といった大手メーカーによるHigh-NA技術の本格的な量産採用が加速するとみられる。
Ad各社の導入計画は以下の通り。
- Intel: すでにHigh-NA装置をノートPC向け半導体の生産に使用している。
- TSMC: 2030年から先端プロセスの量産にHigh-NA技術を導入する計画。
- サムスン電子: 2028年までにDRAMメモリの量産にHigh-NA EUVを導入する計画。
- SKハイニックス: 同じく2028年を目標にDRAMの量産にHigh-NAプロセスを適用するとしており、大型マスクに関するコンソーシアムへの参加を検討中だと述べた。
将来のロードマップ
ASMLは、大型マスクに対応したパイロットラインを2031年までに示し、2033年までに量産対応の準備を整えることを目指している。ASMLの最高技術責任者（CTO）であるマルコ・ピータース氏はロイターに対し、「業界としてこれをやり遂げれば、システムの生産性は40%向上するだろう」と語った。
この技術革新は、AIや高性能コンピューティング（HPC）市場の成長を支える最先端半導体の製造能力を大きく左右するため、今後の業界の動向を占う上で極めて重要となる。